JFET là gì? Tìm hiểu về JFET

FET được chia ra thành JFET và MOSFET. Trong bài viết này, chúng ta sẽ cùng tìm hiểu về JFET là gì? Cấu tạo và ký hiệu của JFET cũng như nguyên lý hoạt động của nó nhé.

JFET là gì? Tìm hiểu về JFET

JFET là gì? Tìm hiểu về JFET

JFET là gì?

JFET (Junction Field Effect Transistor) hay còn được gọi là Transistor hiệu ứng trường cổng nối hoặc FET nối. Đây là một loại đơn giản của FET (Transistor hiệu ứng trường). Nó thường được sử dụng làm phần tử chuyển mạch điều khiển điện tử hoặc sử dụng làm phần tử khuếch đại hay làm điện trở điều khiển bởi điện áp trong các mạch điện tử…

 

Cấu tạo của JFET

Trên một thanh bán dẫn hình trụ có nồng độ tạp chất tương đối lớn (Điện trở suất khá lớn), người ta thiết kế đáy trên và đáy dưới lần lượt được tiếp xúc kim loại để cho ra hai cực tương ứng là cực máng (Cực thoát) và cực nguồn. Tiếp đến, người ta tạo một mối P – N vòng theo chu vi của thanh bán dẫn. Kim loại tiếp xúc với mẫu bán dẫn mới, đưa ra ngoài cực cổng (cửa).

Trong đó:

D (Drain): Cực máng (Cực thoát).

G (Gate): Cực cổng (Cực cửa).

S (Source): Cực nguồn.

– Cực D và cực S được kết nối vào kênh N.

– Cực G được kết nối vào vật liệu bán dẫn P.

Thông lộ (kênh) là để chỉ vùng bán dẫn giữa D và S.

Cấu tạo của JFET

Cấu tạo của JFET

Phụ thuộc vào loại bán dẫn giữa D và S mà người ta chia JFET ra thành JFET kênh N và JFET kênh P (JFET kênh N thường thông dụng hơn).

 

Ký hiệu của JFET

Ký hiệu của JFET

Ký hiệu của JFET

Nguyên lý hoạt động của JFET

Đầu tiên, ta đặt một điện áp VDS vào giữa D và S. Khi đó, nó sẽ tạo ra một điện trường tác dụng lên hạt tải đa số của kênh bán dẫn làm chúng chạy từ S sang D và hình thành dòng điện ID. Sau đó, dòng điện ID sẽ tăng theo điện áp VDS cho đến khi đạt giá trị bão hòa IDSS với mức điện áp được gọi là điện áp thắt kênh VPO, tăng VDS lớn hơn VPO thì ID vẫn không tăng.

Tiếp theo, ta đặt một điện áp VGS vào giữa G và S sao cho không phân cực hoặc phân cực nghịch mối P – N. Trong trường hợp mối P – N không phân cực thì ta có dòng ID đạt giá trị lớn nhất IDSS. Còn đối với trường hợp điện áp phân cực nghịch càng lớn thì vùng tiếp xúc (Vùng hiếm) càng mở rộng ra. Việc này khiến tiết diện của kênh dẫn bị thu hẹp lại. Kết quả là khi điện trở kênh  tăng lên thì dòng điện qua kênh ID giảm xuống và ngược lại, VGS tăng đến giá trị VPO thì ID giảm về 0.

 

3 cách mắc cơ bản của JFET

 

JFET mắc kiểu cực nguồn chung (Common Source = CS)

Tín hiệu vào G so với S, tín hiệu ra D so với S.

JFET mắc kiểu cực nguồn chung

JFET mắc kiểu cực nguồn chung

JFET mắc kiểu cực cổng chung (Common Gate = CG) 

Tín hiệu vào S so với G, tín hiệu ra D so với G.

JFET mắc kiểu cực cổng chung

JFET mắc kiểu cực cổng chung

JFET mắc kiểu cực thoát chung (Common Drain = CD)

Tín hiệu vào G so với D, tín hiệu ra S so với D. 

JFET mắc kiểu cực thoát chung

JFET mắc kiểu cực thoát chung

Trên đây là chia sẻ của Học viện iT.vn về JFET. Hy vọng những kiến thức này có thể giúp ích cho bạn trong quá trình học tập và làm việc. Nếu có bất cứ thắc mắc nào thì hãy để lại bình luận ngay dưới bài viết này hoặc inbox trực tiếp cho HOCVIENiT.vn để được giải đáp tốt nhất. Chúc bạn thành công!

Tìm hiểu thêm: Tổng hợp kiến thức cơ bản về Transistor – Điện tử cơ bản

Mọi chi tiết xin vui lòng liên hệ:
CÔNG TY CỔ PHẦN HỌC VIỆN IT
MST: 0108733789
Tổng đài hỗ trợ: 024 3566 8686 – Hotline: 0981 223 001
Facebook: www.fb.com/hocvienit
Đăng ký kênh Youtube để theo dõi các bài học của Huấn luyện viên tốt nhất: http://bit.ly/Youtube_HOCVIENiT
Hệ thống cơ sở đào tạo: https://hocvienit.vn/lien-he/
Học viện IT.vn – Truyền nghề thực tế cùng bạn đến thành công! 

 

Bình luận

Chia sẻ bài viết



Top
HOTLINE: 0981 223 001
Zalo
Zalo